Darlington CMOS İnverter Tabanlı Paralel Analog-Sayısal Dönüştürücü Tasarımı
Yapılan bu çalışmada, CMOS eşik gerilimine göre çalışan darlington cmos inverter devresi ile paralel analog-sayısal dönüştürücü(A/D) yapısı tasarlanmıştır. Böylece bu yapıda nicemleme gerilimlerini elde etmek için kullanılan direnç bölme dizisine ihtiyaç kalmamıştır. Darlington yapısı, genellikle bipolar transistor için kullanılan bir yapı iken burada cmos yapısı için önerilmiştir. Bu sayede kullanılan inverter devresinin kazancı artırılmıştır. Önerilen 4-bit paralel A/S dönüştürücü için besleme gerilimi +1.8V, sistemin saat frekansı 10GHz, analog giriş işaretinin frekansı 100MHz alındığında elde edilen simülasyon sonuçlarına göre güç tüketimi 96.6mW, INL hatası (0/-1.24)LSB, DNL hatası ise (-0.71/+0.82)LSB olarak ölçülmüştür. Bütün simülasyon sonuçları şematik devre üzerinden alınmıştır.
___
- [1] C. H. Chan, Y. Zhu, S. W. Sin, U. Seng-Pan, R. P. Martins, F. Maloberti, A 7.8-mW 5-b 5-GS/s Dual-Edges-Triggered Time-Based Flash ADC. IEEE Transactions on Circuits and Systems I: Regular Papers. 64 : 8 (2017) 1966 – 1976.
- [2] N. Faure, S. Sinha, High-speed Cherry Hooper flash analog-to-digital converter. Microelectronics International. 34:1(2017) 22-29.
- [3] Y. Shu, F. Mei, Y. Yu, A single-channel 5bit 333MS/s asynchronous digital slope ADC based on CMOS technology. 3rd IEEE International Conference on In Computational Intelligence & Communication Technology (CICT). (2017) 1-4.
- [4] G. T. Varghese, K. Mahapatra, A Low Power Reconfigurable Encoder for Flash ADCs. Procedia Technology. 25(2016) 574-581.
- [5] A. Couto-Pinto, J. R. Fernandes, M. Piedade, M. M. Silva, A flash ADC tolerant to high offset voltage comparators. Circuits, Systems, and Signal Processing. 36:3(2017) 1150-1168.
- [6] B. Razavi, The Flash ADC [A Circuit for All Seasons]. IEEE Solid-State Circuits Magazine. 9:3(2017)9-13.
- [7] Y. Shu, F. Mei, Y. Yu, J. Wu, A 5-bit 500-MS/s Asynchronous Digital Slope ADC with Two Comparators. IEEE Transactions on Circuits and Systems II: Express Briefs, (2017)
- [8] Aytar, O, Design of A 5-Bit Fully Parallel Analog to Digital Converter Using Common Gate Differrential Mos Pair-Based Comparator. Journal of Electrical Engineering, 66:5(2015) 250-256.
- [9] S. Kumar, R. Yadev, Design of 4-Bit Flash ADC using 180 nm Technology. International Journal for Scientific Research and Development 5:4(2017)1179-1181.
- [10] D. V. Morozov, M. M. Pilipko, I. M. Piatak, A 6-bit CMOS inverter based pseudo-flash ADC with low power consumption. In East-West Design & Test Symposium, (2013)1-4.
- [11] A. Tangel, VLSI Implementation of The Threshold Inverter Quantization (TIQ) Technique for CMOS A/D Converter Applications. Ph.D. Thesis, Penstate University.(1999).
- [12] A. Tangel, K. Choi, The CMOS Inverter as a Comparator in ADC Design. Analog Integrated Circuits and Signal Processing. 39(2004)147–155.
- [13] A. Çelebi, O. Aytar, A. Tangel, A 10-Bit 500Ms/s Two-Step Flash ADC. The International Conference on Computer as a Tool (EUROCON). (2005).898-901.
- [14] O. Aytar, A. Tangel, Employing threshold inverter quantization (TIQ) technique in designing 9-Bit folding and interpolation CMOS analog-to-digital converters (ADC). Scientific Research and Essays. 6:2(2011)351-362.
- [15] S. Tanaka, K. Niitsu, K. Nakazato, A low-power inverter-based CMOS level-crossing analog-to-digital converter for low-frequency biosignal sensing. Japanese Journal of Applied Physics. 55:3S2(2016)03DF10.
- [16] D. Malathi, R. Greeshma, R. Sanjay, B. Venkataramani, A 4 bit medium speed flash ADC using inverter based comparator in 0.18 μm CMOS. 19th International Symposium In VLSI Design and Test (VDAT). (2015)1-5.
- [17] O. Aytar, A. Tangel, 'Darlington CMOS Inverter Tabanlı Auto-Zero Karşılaştırıcı. Elektrik – Elektronik -Bilgisayar Mühendisligi Sempozyumu, ELECO. (2002)44-46.
- [18] O. Aytar, A. Tangel, A CMOS Auto-Zero Comparator for High Speed&High Resolution Data Converters. Journal of Naval Science and Engineering. 3(2005)61-70.
- [19] A. Dutta, S. R. Ghimiray, M. Kumar, Performance comparison of 3 bit ECRL ADC with conventional logic style. International Conference In Electrical, Electronics, and Optimization Techniques (ICEEOT), (2016)444-448.
- [20] L. Nazir, R. N. Mir, A 4 GS/s, 1.8 V multiplexer encoder based flash ADC using TIQ technique. International Conference on Signal Processing and Integrated Networks (SPIN), (2014)458-463.
- [21] J. E. Proesel, L. T. Pileggi, A 0.6-to-1V inverter-based 5-bit flash ADC in 90nm digital CMOS. IEEE 2008 Custom Integrated Circuits Conference. (2008)153-156.
- [22] P. G. Sankar, G. Sathiyabama, A novel CNFET technology based 3 bit flash ADC for low-voltage high speed SoC application. International Journal of Engineering Research in Africa. 19(2016)19-36.
- [23] O. Aytar, A. Tangel, K. Şahin, A 5-bit 5 Gs/s flash ADC using multiplexer-based decoder. Turkish Journal of Electrical Engineering & Computer Sciences. 21:Sup. 1(2013)1972-1982.
- [24] O. Aytar, Eşik Evirmeli Nicemleyici Tekniği Kullanılarak Yapılan 5 bit Yüksek Hızlı Paralel A/S Dönüştürücülerde Sayisal Kodlama Devreleri Performanslarinin İncelenmesi. SDU International Journal of Technological Science, 6(2).(2014)1-17.